• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    Dispositif mémoire comprenant une matrice de cellules mémoires, la matrice étant dotée d'au moins une première colonne (COL<sub>1</sub>), le dispositif étant doté en outre d'un circuit de test configuré pour, lors d'une opération de lecture, effectuer une phase de test pour indiquer si la proportion de cellules dans ladite colonne (COL<sub>1</sub>) stockant une même donnée logique, en particulier un '1' logique, est supérieure ou non à au moins un seuil prédéterminé.
    公开号:EP3680904A1
    申请号:EP20151007.0
    申请日:2020-01-09
    公开日:2020-07-15
    发明作者:Jean-Philippe Noel；Réda BOUMCHEDDA；Bastien Giraud
    申请人:Commissariat a lEnergie Atomique et aux Energies Alternatives；
    IPC主号:G11C7-00
    专利说明:
    [0001] La présente demande concerne le domaine technique des circuits mémoires, en particulier ceux dotés de points mémoire comprenant un ou plusieurs ports de lecture complémentaires et auxiliaires permettant d'effectuer une lecture sur un point mémoire sans en affecter le contenu. Elle s'applique notamment aux mémoires SRAM pour (« Static Random Access Memory »).
    [0002] De façon classique un dispositif de calcul numérique tel que par exemple un microprocesseur est doté d'une mémoire interne et d'une unité arithmétique et logique (ALU) adaptée à la mise en œuvre des opérations arithmétiques et/ou logiques de base pour traiter des données contenues dans la mémoire interne.
    [0003] Pour permettre d'augmenter la vitesse de certains traitements de données et/ou limiter la consommation énergétique liée à ces traitements, des dispositifs de calcul en mémoire (en anglais « In Memory Computing »), formés d'un circuit mémoire adapté pour mettre en œuvre des opérations de calculs sont apparus.
    [0004] Il se pose le problème de trouver un nouveau dispositif mémoire adapté pour réaliser l'investigation du contenu d'un ensemble de cellules mémoires durant une opération de lecture. EXPOSÉ DE L'INVENTION
    [0005] Selon un aspect, la présente demande concerne un dispositif mémoire comprenant une matrice de cellules mémoires, la matrice étant dotée d'au moins une première colonne de cellules dans laquelle chacune desdites cellules comprend : au moins un premier nœud de stockage pour stocker une donnée logique en particulier '1' ou '0', dont la valeur correspond à celle d'au moins un potentiel au premier nœud de stockage, au moins un port de lecture pour lorsqu'il est activé, transmettre le potentiel du premier nœud de stockage à une première ligne de bit partagée par les cellules de la première colonne de cellules, le dispositif étant doté en outre d'un circuit de détection, encore appelé circuit de test configuré pour, lors d'une opération de lecture, effectuer une phase de test pour indiquer si la proportion de cellules dans ladite colonne stockant une même donnée logique, en particulier un '1' logique, est supérieure ou non à au moins un seuil prédéterminé, ledit circuit de test comprenant : un premier nœud de lecture couplé à une extrémité de la première ligne de bit, un deuxième nœud de lecture couplé à une extrémité d'une deuxième ligne de bit, la deuxième ligne de bit étant associée à une pluralité de deuxièmes nœuds de stockage d'information logique, lesdits deuxièmes nœuds de stockage étant configurés de sorte à stocker tous la même information logique ou appartenant respectivement auxdites cellules de ladite première colonne et étant des nœuds de stockage complémentaires desdits premiers nœuds, ledit circuit de test étant configuré pour : activer concomitamment k ports de lecture respectifs d'un nombre k de cellules de ladite première colonne tout en activant simultanément k autres ports de lecture d'un nombre k correspondant de deuxièmes nœuds de stockage auxquels ces autres ports de lecture sont associés, pour entrainer une décharge de la première ligne de bit et une décharge de la deuxième ligne de bit et en conséquence une variation de potentiel audit premier nœud de lecture et au deuxième nœud de lecture puis, après une durée prédéterminée, en fonction de la différence de potentiels entre ledit premier nœud de lecture et ledit deuxième nœud de lecture : produire au moins un signal logique de résultat de test indiquant en fonction de sa valeur si la proportion de cellules dans ladite colonne stockant un niveau logique donné, en particulier un '1' logique, est supérieure ou non audit seuil prédéterminé.
    [0006] Le seuil prédéterminé peut être ajusté par l'intermédiaire d'au moins un étage formant une résistance ajustable et couplé au moins au premier nœud de lecture. Le terme "couplé" est utilisé dans la présente description pour désigner une liaison électrique directe ou une liaison via un ou plusieurs composants intermédiaires (résistance, transistor, etc.).
    [0007] Un tel circuit de test permet de connaitre le contenu ('1' ou '0') prédominant dans une colonne de cellules mémoires en un seul cycle de lecture. En fonction de la valeur du seuil prédéterminé, il est possible par exemple de savoir s'il y a plus 25%, 50% ou 75% de '1' contenu dans la colonne de cellules testées.
    [0008] Pour évaluer la prédominance d'une donnée par exemple un '1' logique dans une colonne de cellules mémoire, on réalise ici une lecture simultanément de ces cellules.
    [0009] Chaque cellule mémoire testée contribue à la vitesse de décharge de la première ligne de bit et cette décharge est typiquement d'autant plus rapide qu'il y a de '1' stockés. Le circuit de test permet à partir de la vitesse ou de la pente de décharge d'évaluer le nombre de '1' logiques présents dans la colonne.
    [0010] Selon un premier mode de réalisation du circuit de test, la deuxième ligne de bit est partagée par des cellules d'une colonne factice, les deuxièmes nœuds de stockage étant des nœuds de stockage de cellules mémoires factices stockant toutes la même donnée logique, en particulier un '1' logique.
    [0011] On se sert dans ce mode de réalisation d'une colonne factice comme référence pour laquelle la vitesse de décharge de la ligne de bit ou d'évolution du deuxième nœud de lecture est connue.
    [0012] Dans ce premier mode de réalisation, le premier nœud de lecture peut être connecté à l'étage de circuit formant une résistance ajustable et la valeur dudit seuil peut être modulée entre plusieurs valeurs prédéterminées correspondant à différentes valeurs prédéterminées de résistance dudit étage formant une résistance ajustable.
    [0013] Avantageusement, cet étage formant une résistance ajustable est doté d'un ensemble de m transistors ayant chacun un état de conduction respectif passant ou bloqué et commandé par un signal de commande d'un ensemble de m signaux de commande respectifs des transistors, les transistors étant agencés en parallèle de sorte que la valeur de résistance dudit étage varie, en particulier diminue, en fonction du nombre de transistors rendus passants parmi les m transistors.
    [0014] Les signaux de commande peuvent être des signaux logiques et l'ensemble des signaux de commande peut former un signal de sélection numérique dudit seuil à m états, en particulier avec m=3. Dans ce cas, les seuils prédéterminés peuvent avantageusement être respectivement de 25%, 50%, et 75%.
    [0015] Le circuit de test peut être configuré pour après ladite phase de test, effectuer une deuxième phase de test pour indiquer si la proportion de cellules dans ladite colonne stockant un niveau logique donné, en particulier un '1' logique, est supérieure ou non à au moins un deuxième seuil prédéterminé et différent dudit seuil prédéterminé.
    [0016] Avantageusement, le signal de résultat de test est produit au moyen d'un comparateur de tension intégré au circuit de test et dont la sortie est activée par le biais d'un signal de déclenchement, ledit comparateur de tension étant doté d'une première entrée connectée au premier nœud de lecture et d'une deuxième entrée connectée audit deuxième nœud de lecture.
    [0017] De manière avantageuse, le premier nœud de lecture peut être connecté à une première portion de circuit configurée pour ralentir ladite variation de potentiel dudit premier nœud de lecture. Cette première portion de circuit peut comprendre au moins un transistor dont la conduction est contrôlée par un signal de contrôle de ralentissement dont l'amplitude dépend dudit nombre k de cellules de ladite première colonne dont les ports de lecture sont activés lors de ladite phase de test.
    [0018] De manière avantageuse, le deuxième nœud de lecture peut être également connecté à une deuxième portion de circuit configurée pour ralentir ladite variation de potentiel dudit premier nœud de lecture, ladite deuxième portion de circuit comprenant au moins un transistor dont la conduction est contrôlée par un signal de contrôle de ralentissement dont l'amplitude est modulée en fonction du nombre k de cellules de ladite première colonne dont les ports de lecture sont activés.
    [0019] Typiquement, un port de lecture d'une cellule est activé par le biais d'une ligne de mot partagée par les cellules d'une même ligne de cellules de la matrice, la matrice de cellules comportant plusieurs lignes et une pluralité de ligne de mot associées. Selon un aspect particulier, le circuit test peut alors comprendre en outre, un bloc de circuit pour produire le signal de contrôle de ralentissement à destination de ladite première portion de circuit et de ladite deuxième portion de circuit, ledit bloc étant doté d'une pluralité de transistors en parallèle, les lignes de mots de ladite pluralité de ligne de mot étant connectées respectivement aux grilles respectives desdits transistors dudit bloc.
    [0020] Selon un deuxième mode de réalisation du circuit de test, la deuxième ligne de bit est une ligne de bit complémentaire de la première ligne de bit apte à être couplée aux nœuds de stockage complémentaires respectivement desdits premiers nœuds de stockage desdites cellules de ladite première colonne, et dans lequel un premier étage de circuit formant une première résistance ajustable est agencé entre la première ligne de bit et le premier nœud de lecture, et dans lequel un deuxième étage de circuit formant une deuxième résistance ajustable est agencé entre la ligne de bit complémentaire et le deuxième nœud de lecture, la valeur dudit seuil prédéterminé étant modulable en fonction des valeurs de ladite première résistance ajustable et de ladite deuxième résistance ajustable.
    [0021] Dans ce cas, le premier étage de circuit formant la première résistance ajustable peut être avantageusement doté : d'un premier transistor ayant un état de conduction commandé par un premier signal d'activation, d'un deuxième transistor ayant un état de conduction commandé par un deuxième signal d'activation, le deuxième transistor ayant de préférence un rapport de la largeur sur la longueur de son canal différente et en particulier inférieure à celle dudit premier transistor.
    [0022] Le deuxième étage de circuit formant la deuxième résistance ajustable peut être quant à lui doté : d'un troisième transistor ayant un état de conduction commandé par un troisième signal d'activation, d'un quatrième transistor ayant un état de conduction commandé par un quatrième signal d'activation, le quatrième transistor ayant un rapport de la largeur sur la longueur de son canal différente et en particulier inférieure à celle dudit troisième transistor.
    [0023] De préférence, le premier transistor du premier étage est identique au troisième transistor dudit deuxième étage, le quatrième transistor du deuxième étage étant également de préférence identique au deuxième transistor dudit premier étage.
    [0024] Avantageusement, l'ensemble desdits signaux d'activation forme un signal de sélection dudit seuil, ledit seuil étant sélectionné à une première valeur de 50% lorsque le premier signal d'activation et ledit troisième signal d'activation sont adaptés de sorte à rendre passant le premier transistor et le troisième transistor, tandis que le deuxième signal d'activation et le quatrième signal d'activation sont adaptés de sorte à bloquer respectivement le deuxième transistor et le quatrième transistor.
    [0025] Le seuil de test peut être avantageusement sélectionné à une deuxième valeur, en particulier 25%, lorsque le premier signal d'activation et le quatrième signal d'activation sont adaptés de sorte à rendre respectivement passant le premier transistor et le quatrième transistor, tandis que le deuxième signal d'activation et le troisième signal d'activation sont prévus de sorte à bloquer le deuxième transistor et le troisième transistor.
    [0026] Le seuil de test peut être avantageusement sélectionné à une troisième valeur, en particulier 75%, lorsque le premier signal d'activation et le quatrième signal d'activation sont prévus de sorte à rendre respectivement bloqués le premier transistor et le quatrième transistor, tandis que le deuxième signal d'activation et le troisième signal d'activation sont prévus de sorte à passant le deuxième transistor et le troisième transistor.
    [0027] Avantageusement, le signal de résultat de test peut être produit au moyen d'un amplificateur de lecture de tension intégré audit circuit de test, ledit amplificateur de lecture de tension étant doté d'une première entrée connectée au premier nœud de lecture et d'une deuxième entrée connectée audit deuxième nœud de lecture.
    [0028] Le signal de résultat de test peut être enregistré en sortie d'une bascule à réception d'un signal de déclenchement.
    [0029] Une application particulière du circuit de test consiste à utiliser ce circuit afin d'empêcher une tentative d'accès aux données mémoires.
    [0030] Ainsi, on peut mettre en œuvre un procédé de commande du dispositif mémoire défini plus haut comprenant, consécutivement à une détection d'un signal indicateur d'une tentative d'accès frauduleux à ladite matrice de cellules, l'application d'un signal de commande modifiant la résistance dudit étage formant une résistance ajustable. La valeur lue sur le premier nœud est alors faussée. BRÈVE DESCRIPTION DES DESSINS
    [0031] La présente invention sera mieux comprise à la lecture de la description d'exemples de réalisation donnés, à titre purement indicatif et nullement limitatif, en faisant référence aux dessins annexés sur lesquels: Les figures 1A-1C servent à illustrer différents exemples de structures de points mémoires susceptibles d'être intégrés à un dispositif mémoire et doté d'un circuit de test statistique de données contenues dans la mémoire et tel que mis en œuvre suivant l'invention ; La figure 2 sert à illustrer un premier mode de réalisation d'un circuit de test permettant d'évaluer si dans un ensemble de cellules mémoire testées la proportion de cellules stockant la même donnée logique typiquement un '1' est supérieure ou non à un seuil prédéterminé, ce seuil étant ajustable et choisi entre plusieurs seuils prédéterminés ; La figure 3 sert à illustrer un deuxième mode de réalisation du circuit de test à seuil ajustable pour tester une prédominance d'une donnée logique dans un ensemble de cellules d'un dispositif mémoire ; La figure 4 sert à illustrer différents exemples de signaux mis en œuvre lors d'un premier test mis en œuvre par un circuit de test suivant l'invention pour lequel une colonne testée de cellules comporte une majorité de '1' et lors d'un deuxième test pour lequel une colonne testée de cellules comporte une minorité de '1' ;
    [0032] En outre, dans la description ci-après, des termes qui dépendent de l'orientation du dispositif comme par exemple « verticale », « horizontale », s'appliquent en considérant que le dispositif est orienté de la façon illustrée dans les figures.
    [0033] Des parties identiques, similaires ou équivalentes des différentes figures portent les mêmes références numériques de façon à faciliter le passage d'une figure à l'autre. EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERS
    [0034] Un circuit de test tel que mis en œuvre suivant un mode de réalisation de la présente invention et permettant de connaitre le contenu prédominant dans une colonne de cellules mémoires est intégré à un dispositif mémoire doté d'une matrice mémoire formée d'une pluralité de lignes de cellules et d'une ou plusieurs colonnes de cellules mémoires.
    [0035] Le circuit de test est implémenté sans modification de la structure interne des cellules mémoire et ne requiert la mise en œuvre que d'un nombre restreint d'éléments additionnels périphériques à la matrice de cellules.
    [0036] Une cellule mémoire Ci (également appelée point mémoire) du dispositif mémoire auquel le circuit de test est intégré peut avoir un agencement tel qu'illustré de manière schématique sur la figure 1A.
    [0037] La cellule Ci représentée est dotée d'au moins un nœud de stockage T, prévu pour conserver une donnée, typiquement un '1' ou un '0', en fonction d'une valeur de potentiel maintenu sur ce nœud T.
    [0038] La cellule Ci comporte également un port de lecture 2 pour, lorsqu'il est activé par le biais d'une ligne de mot WL, permettre de relier le premier nœud T de stockage à une ligne de bit RBL partagée par les cellules d'une même colonne (i.e. une rangée verticale) de cellules que la cellule Ci. La ligne de bit RBL peut être en particulier une ligne de bit dédiée aux opérations de lecture sur la cellule Ci. La ligne de mot WL est typiquement partagée par les cellules d'une même ligne (i.e. une rangée horizontale) de cellules de la matrice que la cellule Ci.
    [0039] Le port 2 de lecture comprend typiquement un ou plusieurs transistors d'accès (non représentés sur cette figure) dont la conduction est commandée par un signal appliqué sur la ligne de mot WL. Le port 2 de lecture est de préférence un port de lecture auxiliaire ou spécifique aux opérations de lecture et conçu de sorte que lors d'une opération de lecture lorsque la ligne de bit RBL est couplée au nœud de stockage T, la donnée logique stockée par le nœud T est maintenue et n'est pas affectée.
    [0040] Un mode de réalisation particulier prévoit un dispositif mémoire formé de cellules de type SRAM. Ce type de cellule est typiquement doté de deux nœuds de stockage T et F, prévus pour conserver une première donnée logique, et une donnée logique complémentaire de la première donnée, le maintien des données logiques aux nœuds T, F étant assuré par des transistors formant des inverseurs bouclés sur eux-mêmes.
    [0041] La cellule SRAM peut dans ce cas être par exemple une cellule à 6 transistors (6T) ou bien une cellule à 8 transistors (8T ou 6T+2T) et munie d'un seul port de lecture 2 telle que par exemple celle illustrée sur la figure 1C. Une cellule munie de deux ports de lecture 2 et par exemple formée de 10 transistors (10T) telle que celle illustrée par exemple sur la figure 1B peut être également prévue.
    [0042] Dans les deux exemples des figures 1B et 1C, un port de lecture 2 peut être formé de plusieurs transistors d'accès 21, 22. Un premier transistor d'accès 3 a sa grille connectée à un nœud de stockage et un deuxième transistor 4 d'accès a sa grille connectée à une ligne de mot RWL cette fois dédiée aux opération de lecture et différente d'une ligne de mot d'écriture et son drain connecté à une ligne de bit RBL, RBLT, RBLF de lecture qui n'est utilisée dans cet exemple que pour les opérations de lecture et n'est pas utilisée pour l'écriture. Lorsque la ligne à laquelle la cellule Ci appartient ne fait pas l'objet d'un accès en lecture, la ligne de mot RWL étant non-activé autrement dit typiquement à un potentiel nul dans le cas d'un transistor d'accès de type N, le chemin entre la ligne de bit RBL et la masse est coupée. Une opération de lecture sur la cellule est déclenchée lorsque la ligne de mot RWL est activée, autrement dit qu'un signal émis sur cette dernière permet d'accéder au nœud de stockage T ou F associé à cette ligne de mot RWL.
    [0043] Un circuit de test tel que mis en œuvre suivant l'invention peut ainsi permettre d'évaluer la prédominance d'une même donnée logique dans un ensemble de cellules mémoires telles que décrites plus haut et appartenant à une même colonne de cellules. En particulier, on peut évaluer la prédominance de cellules contenant un '1' logique dans une colonne de cellules.
    [0044] Plus généralement, le circuit de test est adapté pour évaluer si parmi les cellules testées d'une colonne de cellules, le pourcentage ou la proportion de cellules stockant un même niveau logique donné, en particulier un '1' logique, est supérieur ou non à au moins seuil prédéterminé ajustable, ce seuil pouvant être fixé par exemple à 25% ou par exemple à 50% ou par exemple à 75%. Le seuil prédéterminé peut être ainsi sélectionnée entre une pluralité de seuils prédéterminés, par exemple entre trois seuils : avantageusement 25%, 50% et 75%.
    [0045] Le circuit de test est configuré pour effectuer une telle phase de test lors d'une opération de lecture ou d'un cycle de lecture, en effectuant une lecture simultanée de plusieurs cellules testées, autrement dit en réalisant un accès simultané aux ports de lecture respectifs de plusieurs cellules testées.
    [0046] Un exemple de réalisation d'un tel circuit 10 de test tel que mis en œuvre suivant un premier mode de réalisation de la présente invention est donné sur la figure 2.
    [0047] Le circuit 10 de test est ici représenté par souci de simplification avec une seule colonne COL1 de n cellules mémoires C1,..., Cn (avec n par exemple égal à 32) sur laquelle on souhaite effectuer un test d'occurrence de donnée afin de déterminer si le pourcentage ou le taux de cellules stockant la même donnée parmi l'ensemble de toutes les cellules de cette colonne COL1 ou parmi un groupe de cellules de cette colonne COL1 est supérieur ou non à un seuil prédéterminé. Typiquement, on effectue un test statistique sur la donnée logique '1' en vérifiant par exemple si oui ou non au moins M% de cellules stockent la donnée logique '1'. Le seuil M de test est par exemple réglé à 50% ou à 25% ou à 75%.
    [0048] Le test peut être réalisé sur un nombre prédéterminé de k (avec 2 ≤ k ≤ n) cellules de la colonne COL1, en fonction du nombre k de lignes de mots activées simultanément lors de ce test, parmi un ensemble de n lignes de mots WL0,..., WLn-1.
    [0049] Selon une possibilité de mise en œuvre, le circuit de test peut comprendre ou être associé à un circuit d'activation (non représenté) qui peut être intégré à un décodeur de lignes associé à la matrice et qui est configuré(e) pour effectuer une activation simultanée de lignes de mot, de manière à effectuer une sélection simultanée de différentes rangées de ports de lecture respectifs de cellules de la colonne COL1 de cellules. Le décodeur de ligne peut être dans ce cas modifié de manière à pouvoir activer plusieurs lignes de mots en même temps voire toutes les lignes de mots en même temps en ajoutant par exemple une entrée supplémentaire ou en utilisant des sorties de colonnes CAM (« Content Adressable Memories »).
    [0050] La colonne COL1 testée est associée à une ligne de bit RBL1 à l'extrémité de laquelle se situe un premier nœud de lecture NL1.
    [0051] Pour effectuer le test sur la colonne COL1, le circuit 10 est également doté d'une colonne de référence qui, dans cet exemple de réalisation, est une colonne Dum_COL factice (en anglais « dummy ») composée de n cellules mémoires factices (« dummy cells »), c'est-à-dire qui servent de référence ou de cellules témoins plutôt que de moyen dans lequel on est amené à écrire une donnée à stocker. Les cellules factices Dum_C0,... Dum_Cn-1 de la colonne factice Dum_COL permettent de produire des signaux électriques de référence. Typiquement, les cellules factices sont en nombre n (avec n par exemple égal à 32) égal à celui d'une colonne COL1 de la matrice et peuvent avoir une structure semblable à celles des autres cellules de la matrice mémoire et par exemple telles que décrites précédemment en liaison avec les figures 1A-1C.
    [0052] Dans cet exemple de réalisation, les cellules factices Dum_C0,..,Dum_Cn-1 et leur nœud de stockage associé sont configurées de sorte à stocker une même donnée logique, par exemple un '1' logique. Les cellules factices peuvent être ainsi dotées d'au moins un nœud de stockage constamment forcé à un potentiel donné par exemple d'alimentation VDD de manière à obtenir ainsi une cellule sur laquelle on peut accéder en lecture sans pouvoir réaliser un accès en écriture. De telles cellules factices Dum_C0,..,Dum_Cn-1 permettent ainsi de produire une donnée de référence qui reste la même pour tous les accès en lecture et tests effectués. La colonne factice Dum_COL est associée à une ligne de bit RBL_Dum à l'extrémité de laquelle se situe un deuxième nœud de lecture NL2.
    [0053] Prélablement à la phase de test et à un cycle de lecture, la première ligne de bit RBL1 et de la ligne de bit RBL_Dum associée à la colonne Dum_COL factice sont typiquement pré-chargées par le biais d'un circuit de pré-charge (non représenté), par exemple à un potentiel d'alimentation VDD. Ce circuit de pré-charge peut être agencé à une extrémité de la ligne de bit RBL1 et à une extrémité de la ligne de bit RBL_Dum opposée à celle où se situent respectivement le premier nœud de lecture NL1 et le deuxième nœud de lecture NL2.
    [0054] Lors d'une lecture ou d'un test effectué sur k (avec 1 < k ≤ n, avec k de préférence proche de n) cellules de la colonne COL1, la pré-charge de la ligne de bit RBL1 est désactivée préalablement à l'activation simultanée de k lignes de mot donnée WL0,..., WLn-1. Cette activation des k lignes de mot WL0,..., WLn-1 permet d'activer simultanément les k ports de lecture respectifs des cellules testées ainsi que les k ports de lecture respectifs des cellules factices.
    [0055] Une partie de la phase de test consiste à attendre que les lignes de bits RBL1 et RBL_Dum se déchargent, ce qui permet de faire varier, dans cet exemple d'augmenter, les potentiels respectifs des nœuds NL1 et NL2.
    [0056] Le premier nœud NL1 a un potentiel qui varie à une vitesse qui dépend du nombre (inconnu) de '1' logiques présents dans l'ensemble des k cellules de la colonne COL1, tandis que la vitesse de décharge de la colonne factice dépend du nombre k (connu) de '1' logiques des k cellules activées de la colonne factice Dum_COL.
    [0057] On utilise les vitesses ou la pente de décharge respectives des nœuds NL1 et NL2 pour évaluer si le nombre de '1' logiques dans la colonne COL1 est supérieur ou non au seuil prédéterminé, par exemple de 25% ou de 50% ou de 75% de l'ensemble des cellules testée d'une colonne.
    [0058] Dans ce mode de réalisation, le seuil réglable est réglé ici à l'aide d'un étage 20 de circuit formant une résistance ajustable connectée au premier nœud de lecture NL1.
    [0059] La résistance ajustable est dans cet exemple formée de branches de circuit couplées au premier nœud NL1 de lecture et dotées respectivement de transistors 21, 22, 23, avantageusement identiques en termes de conception et de dimensions. Les transistors 21, 22, 23, sont par exemple de type PMOS avec des sources respectives connectées à une alimentation VDD, des grilles respectives commandées respectivement par les signaux de commande CMD25, CMD50, CMD75 de seuil. Un premier signal de commande CMD25 permet de contrôler l'état de conduction passant ou bloqué du transistor 21, tandis qu'un deuxième signal de commande CMD50 de seuil permet de contrôler l'état de conduction passant ou bloqué du transistor 22, et qu'un troisième signal de commande CMD75 de seuil détermine l'état de conduction passant ou bloqué du transistor 23. La valeur de résistance est ainsi ajustée, en particulier diminuée, en fonction du nombre de transistors 21, 22, 23 rendus passants.
    [0060] Une activation cumulative est mise en œuvre. Ainsi, lorsque l'on souhaite fixer le seuil de test à un premier niveau de seuil, par exemple de 25%, seul le transistor 21 est activé, tandis que lorsque l'on souhaite fixer le seuil de test à un deuxième niveau de seuil qui correspond à une vitesse de décharge plus importante de la première ligne de bit RBL1, par exemple un seuil de 50%, les transistors 21, 22 sont activés, ce qui dans cet exemple permet de diminuer la résistance de l'étage 20, en particulier de la diviser par 2. On active les transistors 21, 22, 23, par exemple pour diviser la résistance ajustable par 3 et fixer un seuil à un troisième niveau, par exemple de 75%, qui correspond à une évolution encore plus rapide du premier nœud de lecture NL1 lors de la phase de test. L'ensemble des signaux de commande CMD25, CMD50, CMD75 forme ainsi un signal d'ajustement de seuil qui peut être numérique. Par exemple un tel signal numérique prendre la valeur 001 (CMD75=0 ; CMD50=0 ; CMD25=1) pour fixer le seuil à 25%.
    [0061] Au démarrage de la phase de test mise en œuvre lors d'un cycle de lecture, le potentiel au premier nœud lecture NL1 s'établit compte tenu, initialement ou au début du test, de plusieurs phénomènes et notamment : d'une traction vers GND provoquée par l'activation des k ports de lecture par les k lignes de mots WL sélectionnées. d'une traction vers la tension VDD provoquée par la ou les branches sélectionnées de l'étage 20 dotée des transistors 21, 22, 23 pilotés respectivement par les signaux CMD25, CMD50, CMD75 permettant de choisir le seuil de comparaison : 25%, 50% ou 75%.
    [0062] De même, le potentiel au deuxième nœud de lecture NL2 s'établit compte tenu notamment d'une mise à GND provoquée par les k ports de lecture activés.
    [0063] On effectue une comparaison du potentiel au premier nœud de lecture NL1 et au deuxième nœud de lecture NL2, au moyen d'un comparateur 30 de tension pourvu d'une première entrée connectée au premier nœud de lecture NL1 et d'une deuxième entrée NL2 connectée audit deuxième nœud de lecture, afin de pouvoir évaluer le niveau du potentiel du premier nœud de lecture NL1 en comparaison avec celle du deuxième nœud NL2 servant de référence. Un signal d'activation du comparateur 30 également appelé signal de déclenchement EN détermine lorsque ses entrées et le résultat qui résulte de la comparaison de ses entrées doit être pris en compte.
    [0064] La fin de l'opération de test peut être déterminée de manière arbitraire, par exemple en utilisant un circuit contenant une chaine de retard (« delay chain ») qui produit le signal de déclenchement EN selon un retard déterminé après le début de la phase de test.
    [0065] Un chemin de référence (« dummy path ») incluant le circuit de lecture et ayant un temps de propagation réglable en fonction de différents paramètres tels que le procédé, les niveaux de tensions mises en jeu, en particulier d'alimentation, la température, peut être en variante utilisé pour générer le signal de déclenchement EN.
    [0066] Un exemple de réalisation d'un tel circuit est donné dans le document : « A Novel Dummy Bitline Driver for Read Margin Improvement in an eSRAM » de Michael Yap San Min et al., DELTA'08: Fourth IEEE International Symposium on Electronic Design, Test and Applications, Jan 2008, Hong Kong, China, IEEE Computer Society, pp.107-110, 2008, en particulier en lien avec la figure 1.
    [0067] Un autre exemple de réalisation est donné dans le document "A 28nm 6T SRAM memory compiler with a variation tolerant replica circuit" SoC Design Conférence (ISOCC), 2012 International.
    [0068] Le comparateur 30 permet de délivrer un signal logique de résultat de test S_OUT qui, en fonction de son état '1' ou '0' indique si oui (par exemple état '1') ou non (état '0') la proportion de cellules testées stockant la valeur '1' dépasse le seuil de test, par exemple de 50 % de cellules.
    [0069] Pour pallier une variation trop rapide de potentiel au premier nœud de lecture NL1 lors de la phase de test décrite précédemment effectuée pendant un cycle de lecture, on peut prévoir une portion 40 de circuit configurée pour ralentir la variation de potentiel du premier nœud de lecture NL1. Cette portion 40 de circuit est ici dotée de transistors 41, 42, 43, par exemple de type PMOS, mis en série avec les transistors 21, 22, 23 de l'étage 20 formant une résistance ajustable. La conduction des transistors 41, 42, 43 servants à la mise en œuvre du ralentissement est contrôlée par un signal de contrôle de ralentissement SLOW appliqué sur leur grille. Ce signal SLOW a une amplitude qui dépend du nombre k de cellules de ladite première colonne COL1 dont les ports de lecture sont activés lors de la phase de test.
    [0070] Pour pallier une variation trop rapide de potentiel du deuxième nœud de lecture NL2 lors de la phase de test décrite précédemment effectuée pendant une opération de lecture, on peut également prévoir une portion 50 de circuit dotée d'un transistor 52, par exemple de type PMOS relié à un potentiel par exemple VDD et dont la conduction est contrôlée par le même signal de contrôle de ralentissement SLOW.
    [0071] Un exemple de bloc 60 permettant de produire le signal SLOW de contrôle de ralentissement à destination des transistors 41, 42 est donné sur la figure 2.
    [0072] Le bloc 60 est également formé de n transistors 611,..., 61n, par exemple de type NMOS, à source commune et drain commun et qui sont ainsi agencés en parallèle.
    [0073] Chacune des grilles des transistors est commandée par une ligne de mot propre parmi les n lignes de mots WLo,..., WLn-1 permettant d'accéder en lecture aux n cellules d'une colonne de cellules. Les lignes de mots WL0,..., WLn-1 sont ainsi respectivement reliées aux grilles respectives desdits n transistors 611, ..., 61n. Le signal SLOW prélevé au drain commun des transistors 610, ..., 61n-1 dépend par conséquent du nombre de lignes de mots WL0,..., WLn-1 activées lors de la phase de test. Plus il y a de lignes de mots WL0,..., WLn-1 et donc de cellules de la colonne COL1 lues, activés, plus ce signal SLOW se rapproche dans cet exemple du potentiel de référence GND, ce qui a tendance à augmenter la conductivité des transistors 21, 22, 23. Le bloc 60 est typiquement doté également d'un transistor PMOS 62, servant de générateur et dont le drain est connecté à l'alimentation VDD, la grille maintenue à la masse et la source connectée à un nœud délivrant signal de contrôle de ralentissement SLOW.
    [0074] Dans le cas où les n (avec n par exemple égal à 32) lignes de mots 32 sont activées, la ligne de bit RBL1 et la ligne de bit de référence RBL_dummy sont fortement tirées à GND via les ports de lecture, mais dans ce cas le signal SLOW très proche de GND active l'ensemble des transistors 611,..., 61n PMOS de sorte à maintenir les nœuds NL1 et NL2 éloignés de GND.
    [0075] On peut souhaiter affiner le résultat de test obtenu à l'issue d'une phase de test mise en œuvre lors d'un cycle de lecture. Pour cela, une séquence de plusieurs tests lors de laquelle le seuil est modifié peut être mise en œuvre.
    [0076] Par exemple, on effectue un premier test avec un premier seuil, par exemple de 25% correspondant à un premier ensemble de valeurs de signaux de commande CMD25, CMD50, CMD75 qui détermine une première valeur de résistance de l'étage 20 est mis en œuvre. On calibre ainsi de cette manière la variation de potentiel du premier nœud de lecture NL1 lorsque les ports de lecture sont activés et que la première ligne de bit RBL1 se décharge. Puis, si par exemple le signal S_OUT indique que le nombre de cellule stockant la valeur '1' est supérieur à 25% on peut effectuer un deuxième test afin de réaliser une évaluation plus précise de la quantité de '1' stockée.
    [0077] On peut alors effectuer un deuxième test avec un deuxième seuil, par exemple de 50% correspondant à un deuxième ensemble de valeurs de signaux de commande CMD25, CMD50, CMD75 qui détermine une deuxième valeur de résistance de l'étage 20.
    [0078] Lorsque la quantité de '1' stockée dans la colonne testée est proche du deuxième seuil, en l'occurrence de 50%, le résultat du test effectué peut être incertain. On peut alors effectuer un troisième test avec un troisième seuil, par exemple de 75% correspondant à un troisième ensemble de valeurs de signaux de commande CMD25, CMD50, CM75 qui détermine une troisième valeur de résistance de l'étage 20. Le signal S_OUT indique alors que le nombre de cellule stockant la valeur '1' est inférieur à 75%.
    [0079] Une variante de réalisation de circuit de test dont la consommation énergétique est réduite est donnée sur la figure 4.
    [0080] Elle s'applique à la mise en œuvre d'un test sur une colonne COL1 de cellules, par exemple de type SRAM, dotées de nœuds de stockage complémentaires stockant respectivement une donnée logique et sa donnée complémentaire.
    [0081] Comme dans l'exemple de réalisation précédent, on évalue le contenu de la colonne COL1 de cellules C0,...,Cn-1 en utilisant une première ligne de bit RBLT, destinée, lors d'une phase de test effectuée lors d'un cycle de lecture, à être mise au potentiel d'un premier nœud de stockage des cellules de la première colonne, et dont on évalue la vitesse de décharge au niveau d'un premier nœud de lecture NL10 couplé à cette première ligne de bit RBLT. Cette fois, plutôt que d'utiliser les nœuds de stockage d'une colonne factice de cellules, on utilise une deuxième ligne de bit RBLF, destinée lors d'une phase de test effectuée lors d'un cycle de lecture à être mise au potentiel d'un deuxième nœud de stockage des cellules de la première colonne, complémentaire du premier nœud. On évalue la vitesse de décharge de la deuxième ligne de bit RBLF, qui renseigne sur les potentiels respectifs des deuxièmes nœuds de stockage et donc sur les données logiques stockées par ces deuxièmes nœuds à partir d'un deuxième nœud de lecture NL20 couplé à deuxième ligne de bit RBLF.
    [0082] Le circuit de test est cette fois doté d'un premier étage 110 de circuit formant une première résistance ajustable et qui est agencé entre une extrémité de la première ligne de bit RBLT et le premier nœud NL10 de lecture.
    [0083] Dans cet exemple de réalisation, la première résistance ajustable est réalisée par le biais d'un transistor 111, par exemple de type NMOS, et d'un autre transistor 112 en parallèle, par exemple de type NMOS. Les transistors 111, 112 ont des drains respectifs couplés à la première ligne de bit RBLT et des sources respectives couplées au premier nœud de lecture NL10.
    [0084] Le transistor 111, a un état de conduction commandé par un signal d'activation EN_50_T appliqué sur sa grille, tandis que le transistor 112 a un état de conduction commandé par un autre signal d'activation EN_75 appliqué sur sa grille.
    [0085] Le circuit de test est également doté d'un deuxième étage 120 de circuit formant une deuxième résistance ajustable et qui est agencé entre une extrémité de la ligne de bit RBLF complémentaire de la colonne COL1 et le deuxième nœud NL20 de lecture.
    [0086] La deuxième résistance ajustable peut être également réalisée par le biais de transistors en parallèle, avec un transistor 121, par exemple de type NMOS, et un autre transistor 122, par exemple de type NMOS, ayant des drains connectés entre eux et à une extrémité de la deuxième ligne de bit RBLF et des sources respectives connectées au deuxième nœud de lecture NL20.
    [0087] Le transistor 121, est quant à lui rendu passant ou bloqué en fonction d'un signal d'activation EN_50_F appliqué sur sa grille, tandis que le transistor 122 peut être quant à lui rendu passant ou bloqué par l'intermédiaire d'un signal d'activation EN_25 appliqué sur sa grille.
    [0088] Les transistors 111, 121 sont de préférence identiques. Les transistors 112, 122 sont également de conception et taille identiques. Les transistors 112, 122 sont prévus avec des dimensions différentes de celles des transistors 111, 121, en particulier avec des rapports W/L (largeur sur longueur de la région de canal) différents. Dans cet exemple les transistors 112, 122 sont prévus avec une largeur W2 inférieure à celle W1 des transistors 111, 121.
    [0089] Dans cet exemple de réalisation, lorsque le seuil de test est fixé à 50%, par exemple lorsque le test vise à déterminer si la colonne COL1, compte une majorité de '1' au niveau des premiers nœuds de stockage des cellules de cette colonne COL1, la résistance du premier étage 110 et celle du deuxième étage 120 sont rendues équilibrées par mise en conduction des transistors 111, 121 tandis que les transistors 112, 122 ne sont pas activés.
    [0090] Les transistors 112, 122 permettent d'établir d'autres seuils de test en créant un déséquilibre de résistance entre le premier étage 110 et le deuxième étage 120.
    [0091] Dans cet exemple de réalisation, un deuxième seuil de test par exemple de 25%, est établi en mettant en conduction le transistor 111 du premier étage 110 et le transistor 122 du deuxième étage 120, tandis que les transistors 112, 121 ne sont pas activés autrement dit sont mis dans un état bloqué. Cette deuxième configuration, où la résistance du premier étage 110 est inférieure à celle du deuxième étage 120 permet par exemple de déterminer si oui ou non la colonne COL1, compte au moins 25% de '1' au niveau des premiers nœuds de stockage des cellules.
    [0092] Un troisième seuil de test peut être également établi en mettant en conduction le transistor 112 du premier étage 110 et le transistor 121 du deuxième étage 120, tandis que les transistors 111, 122 ne sont pas activés autrement dit sont dans un état bloqué. Cette troisième configuration, où la résistance du premier étage 110 est cette fois supérieure à celle du deuxième étage 120 permet par exemple de déterminer si oui ou non la colonne COL1, compte au moins 75% de '1' au niveau des premiers nœuds de stockage des cellules.
    [0093] Les signaux d'activation EN_50_T, EN_50_F, EN_25, EN_75 sont typiquement des signaux logiques. L'ensemble des signaux d'activation EN_50_T, EN_50_F, EN_25, EN_75 forme un signal numérique de sélection de seuil qui, dans l'exemple de réalisation particulier décrit précédemment est susceptible d'adopter 3 états différents en fonction du seuil sélectionné parmi 3 seuils de tests disponibles, par exemple 25%, 50%, 75%. Un nombre de seuil plus important pourrait être envisagé en augmentant le nombre de transistors des étages 110, 120 et de signaux d'activation associé.
    [0094] Consécutivement à une activation simultanée des ports de lecture respectifs des premiers nœuds de stockage et des nœuds de stockage complémentaires, la décharge de la première ligne de bit se réalise à une vitesse qui dépend du nombre de '1' logiques stockés dans l'ensemble des nœuds de stockage testés et qui est différente de celle de la ligne de bit complémentaire.
    [0095] Cette différence de vitesse de charge des lignes se traduit par un déséquilibre entre le premier nœud de lecture NL10 et le deuxième nœud de lecture NL20. Ce déséquilibre est amplifié par le biais d'un amplificateur de lecture 130.
    [0096] L'amplificateur de lecture peut être formé de transistors de charge 131, 132, par exemple de type PMOS connectés entre eux de manière croisée, de sorte que la grille d'un transistor 131 de charge est reliée au deuxième nœud NL20 de lecture, tandis que la grille de l'autre transistor 132 de charge est reliée au premier nœud NL10 de lecture, le drain du transistor 132 de charge étant relié à la grille du transistor 131 de charge. Les transistors 131, 132 sont dotés d'une source commune susceptible d'être mise à un potentiel d'alimentation VDD par le biais d'un transistor interrupteur 133 dont la conduction dépend du signal de test. Le transistor 133 peut être par exemple un transistor 133 de type PMOS rendu passant par un signal EN complémentaire du signal de déclenchement EN.
    [0097] Un signal de résultat de test OUT est fourni en sortie d'un premier inverseur 136 connecté au premier nœud de lecture NL20, tandis que l'on peut prélever un signal complémentaire OUT en sortie d'un autre inverseur 137 dont l'entrée est reliée au premier nœud de lecture NL10. Une bascule asynchrone 141 ou verrou 141 commandée par le signal de déclenchement EN permet d'enregistrer la valeur du résultat de test, sous forme d'un signal L_OUT.
    [0098] Le tableau ci-dessous résume les différents états possibles des signaux d'activation EN_50_T, EN_50_F, EN_25, EN_75 des étages 110, 120 formants des résistances ajustables pour sélectionner différents seuils de test dont le résultat est signifié par le signal de résultat de test OUT. Test de lecture Configuration signaux d'activation Résultat EN_50_T EN_50_F EN_25 EN_75 OUT 25% 1 0 1 0 1 (> 25%) 0 (< 25%) 50% 1 1 0 0 1 (> 50%) 0 (< 50%) 75% 0 1 0 1 1 (> 75%) 0 (< 75%)
    [0099] Sur la figure 4, des courbes d'évolution C_EN, C_NL20, C_NL10, C_OUT, C_OUT_latch donnent des exemples de courbes d'évolution respectivement du signal EN de déclenchement, du signal pris au deuxième nœud NL20, du signal pris au premier nœud NL10, du signal OUT de sortie du premier inverseur, et du signal de résultat de test en sortie de la bascule, ce pour un test effectué sur une colonne de cellules comportant plus de 50% de cellules stockant la valeur '1'.
    [0100] D'autres courbes d'évolution C'_NL20, C'_NL10, C'_OUT, C'_OUT_latch donnent quant à elles des exemples de courbes d'évolution respectivement du signal pris au deuxième nœud NL20, du signal pris au premier nœud NL10, du signal OUT de sortie du premier inverseur, et du signal de résultat de test en sortie de la bascule, ce pour un test effectué sur une colonne de cellules comportant cette fois moins de 50% de cellules stockant la valeur '1'.
    [0101] Un circuit de test intégré dans un dispositif mémoire et tel que décrit plus haut trouve notamment des applications dans le domaine du traitement d'image.
    [0102] Un circuit de test intégré dans un dispositif mémoire et tel que décrit précédemment peut être appliqué à une protection de données de la mémoire.
    [0103] Par exemple, lorsqu'une attaque visant à connaitre le contenu mémoire est détectée et qu'un signal de détection d'attaque est produit, on force de manière constante certains signaux de commande du circuit de test en particulier un ou plusieurs des signaux de commande EN_50_T, EN_75, EN_50_F, EN_25, ou bien l'un ou l'autre des signaux d'activation CMD25, CMD50 ou CMD75. La lecture d'une donnée qui serait réalisée sur le nœud de lecture NL1 ou NL10 serait alors faussée.
    权利要求:
    Claims (17)
    [0001] Dispositif mémoire comprenant une matrice de cellules mémoires, la matrice étant dotée d'au moins une première colonne (COL1) de cellules (C0, Cn-1) dans laquelle chacune desdites cellules comprend :
    - au moins un premier nœud (T) de stockage pour stocker une donnée logique en particulier '1' ou '0', dont la valeur correspond à celle d'au moins un potentiel au premier nœud (T) de stockage,
    - au moins un port de lecture (2) pour lorsqu'il est activé, transmettre le potentiel du premier nœud (T) de stockage à une première ligne de bit (RBL1, RBLT) partagée par les cellules (C0, Cn-1) de la première colonne (COL1) de cellules,le dispositif étant doté en outre d'un circuit de test configuré pour, lors d'une opération de lecture, effectuer une phase de test pour indiquer si la proportion de cellules dans ladite colonne (COL1) stockant une même donnée logique, en particulier un '1' logique, est supérieure ou non à au moins un seuil prédéterminé, ledit circuit de test comprenant :
    - un premier nœud de lecture (NL1, NL10) couplé à une extrémité de la première ligne de bit (RBL1, RBLT),
    - un deuxième nœud de lecture (NL2, NL20) couplé à une extrémité d'une deuxième ligne de bit (RBL_Dum, RBL2), la deuxième ligne de bit formant une ligne de bit de référence associée à une pluralité de deuxièmes nœuds de stockage d'information logique, lesdits deuxièmes nœuds de stockage étant configurés de sorte à stocker tous la même information logique ou appartenant respectivement auxdites cellules de ladite première colonne et étant des nœuds de stockage complémentaires desdits premiers nœuds,
    - au moins un étage (20, 110) formant une résistance ajustable pour ajuster ledit seuil prédéterminé, ledit étage étant couplé au moins au premier nœud de lecture,ledit circuit de test (10, 100) étant configuré pour :
    - activer concomitamment k ports de lecture respectifs d'un nombre k de cellules de ladite première colonne tout en activant simultanément k autres ports de lecture d'un nombre k correspondant de deuxièmes nœuds de stockage auxquels ces autres ports de lectures sont associés, pour entrainer une décharge de la première ligne de bit et une décharge de la deuxième ligne de bit et en conséquence une variation de potentiel audit premier nœud de lecture et au deuxième nœud de lecture puis après une durée prédéterminée, en fonction de la différence de potentiels entre ledit premier nœud de lecture et ledit deuxième nœud de lecture,
    - produire au moins un signal logique (S_OUT, L_OUT) de résultat de test indiquant en fonction de sa valeur si la proportion de cellules dans ladite colonne (COL1) stockant un niveau logique donné, en particulier un '1' logique, est supérieure ou non audit seuil prédéterminé.
    [0002] Dispositif mémoire selon la revendication 1, dans lequel la deuxième ligne de bit est partagée par des cellules d'une colonne factice (Dum_COL), les deuxièmes nœuds de stockage étant des nœuds de stockage de cellules mémoires factices (Dum_C0,... Dum_Cn-1) stockant toutes la même donnée logique, en particulier un '1' logique.
    [0003] Dispositif mémoire selon la revendication 2, dans lequel le premier nœud de lecture (NL1) est connecté à l'étage (20) de circuit formant une résistance ajustable, la valeur dudit seuil étant modulable entre plusieurs valeurs prédéterminées correspondant à différentes valeurs prédéterminées de résistance dudit étage (20).
    [0004] Dispositif mémoire selon la revendication 3, dans lequel l'étage (20) de circuit formant une résistance ajustable est doté d'un ensemble de m transistors (21, 22, 23) ayant chacun un état de conduction respectif passant ou bloqué et commandé par un signal de commande d'un ensemble de m signaux de commande (CMD25, CMD50, CM75) respectifs des transistors (21, 22, 23), les transistors étant agencés en parallèle de sorte que la valeur de résistance dudit étage varie, en particulier diminue, en fonction du nombre de transistors rendus passants parmi les m transistors.
    [0005] Dispositif mémoire selon la revendication 4, l'ensemble des signaux de commande (CMD25, CMD50, CM75) forme un signal de sélection numérique à m états dudit seuil, en particulier avec m=3, les seuils prédéterminés étant avantageusement respectivement de 25%, de 50%, de 75%.
    [0006] Dispositif selon l'une des revendications 2 à 5, dans lequel le circuit de test est configuré pour après ladite phase de test, effectuer une deuxième phase de test pour indiquer si la proportion de cellules dans ladite colonne stockant un niveau logique donné, en particulier un '1' logique, est supérieure ou non à au moins un deuxième seuil prédéterminé différent du premier seuil.
    [0007] Dispositif mémoire selon l'une des revendications 2 à 6, dans lequel le signal (S_OUT) de résultat de test est produit au moyen d'un comparateur (30) de tension intégré au circuit de test dont la sortie est activée par le biais d'un signal de déclenchement (EN), ledit comparateur de tension étant doté d'une première entrée connectée au premier nœud de lecture (NL1) et d'une deuxième entrée connectée audit deuxième nœud de lecture (NL2).
    [0008] Dispositif selon l'une des revendications 2 à 7, dans lequel le premier nœud (NL1) de lecture est connecté à une première portion (40) de circuit configurée pour ralentir ladite variation de potentiel dudit premier nœud de lecture (NL1), ladite première portion (40) de circuit comprenant au moins un transistor (41, 42, 43) dont la conduction est contrôlée par un signal de contrôle de ralentissement (SLOW) dont l'amplitude dépend dudit nombre k de cellules de ladite première colonne (COL1) dont les ports de lecture sont activés lors de ladite phase de test.
    [0009] Dispositif selon l'une des revendications 2 à 8, dans lequel le deuxième nœud (NL2) de lecture est connecté à une deuxième portion (50) de circuit configurée pour ralentir ladite variation de potentiel dudit premier nœud de lecture, ladite deuxième portion (50) de circuit comprenant au moins un transistor (51) dont la conduction est contrôlée par un signal de contrôle de ralentissement (SLOW) dont l'amplitude est modulée en fonction du nombre k de cellules de ladite première colonne dont les ports de lecture sont activés.
    [0010] Dispositif selon la revendication 9, dans lequel un port de lecture d'une cellule est activé par le biais d'une ligne de mot partagée par les cellules d'une même ligne de cellules de la matrice et dans lequel la matrice de cellules comporte plusieurs lignes et une pluralité de ligne de mot (WL0,..., WLn-1) associées, ledit circuit test comprenant en outre un bloc (60) de circuit pour produire le signal de contrôle de ralentissement (SLOW) à destination dudit transistor (41, 42, 43) de ladite première portion (40) de circuit et dudit transistor (51) de ladite deuxième portion (50) de circuit, ledit bloc (60) de circuit étant doté d'une pluralité de transistors (610,..., 61n-1) en parallèle, les lignes de mots (WL0,..., WLn-1) de ladite pluralité de ligne de mot (WL) étant connectées respectivement aux grilles respectives desdits transistors dudit bloc (60).
    [0011] Dispositif mémoire selon la revendication 1, dans lequel la deuxième ligne de bit est une ligne de bit complémentaire (RBLF) de la première ligne de bit (RBLT) apte à être couplée aux nœuds de stockage complémentaires respectivement desdits premiers nœuds de stockage desdites cellules de ladite première colonne (COL1), et dans lequel un premier étage (110) de circuit formant une première résistance ajustable est connecté entre la première ligne de bit (RBLT) et le premier nœud (NL10) de lecture, et dans lequel un deuxième étage (120) de circuit formant une deuxième résistance ajustable est connecté entre la ligne de bit complémentaire (RBLF) et le deuxième nœud (NL10) de lecture, la valeur dudit seuil, étant modulable en fonction des valeurs de ladite première résistance ajustable et de ladite deuxième résistance ajustable.
    [0012] Dispositif mémoire selon la revendication 11, dans lequel le premier étage (110) de circuit formant la première résistance ajustable est doté :
    - d'un premier transistor (111) ayant un état de conduction commandé par un premier signal d'activation (EN_50_T),
    - d'un deuxième transistor (112) ayant un état de conduction commandé par un deuxième signal d'activation (EN_75), le deuxième transistor ayant un rapport de la largeur sur la longueur de son canal différente de celle dudit premier transistor,le deuxième étage (120) de circuit formant la deuxième résistance ajustable étant doté :
    - d'un troisième transistor (121) ayant un état de conduction commandé par un troisième signal d'activation (EN_50_F),
    - d'un quatrième transistor (122) ayant un état de conduction commandé par un quatrième signal d'activation (EN_25), le quatrième transistor (122) ayant un rapport de la largeur sur la longueur de son canal différente de celle dudit troisième transistor,le premier transistor (111) du premier étage (110) étant identique au troisième transistor (121) dudit deuxième étage (120), le quatrième transistor (122) du deuxième étage (120) étant identique au deuxième transistor (112) dudit premier étage (112).
    [0013] Dispositif mémoire selon la revendication 12, dans lequel, l'ensemble desdits signaux d'activation (EN_50_T, EN_75, EN_50_F, EN_25) forme un signal de sélection dudit seuil, ledit seuil étant sélectionné à une première valeur de 50% lorsque le premier signal d'activation (EN_50_T) et ledit troisième signal d'activation (EN_50_F) sont adaptés de sorte à rendre passant le premier transistor (111) et le troisième transistor (121), tandis que le deuxième signal d'activation (EN_75) et le quatrième signal d'activation (EN_25) sont adaptés de sorte à bloquer respectivement le deuxième transistor (112) et le quatrième transistor (122).
    [0014] Dispositif mémoire selon la revendication 13, ledit seuil étant sélectionné à une deuxième valeur, en particulier 25%, lorsque le premier signal d'activation (EN_50_T) et le quatrième signal d'activation (EN_25) sont adaptés de sorte à rendre respectivement passant le premier transistor (111) et le quatrième transistor (122), tandis que le deuxième signal d'activation (EN_75) et le troisième signal d'activation (EN_50_F) sont prévus de sorte à bloquer le deuxième transistor (112) et le troisième transistor (121),ledit seuil étant sélectionné à une troisième valeur, en particulier 75%, lorsque le premier signal d'activation (EN_50_T) et le quatrième signal d'activation (EN_25) sont prévus de sorte à rendre respectivement bloqués le premier transistor (111) et le quatrième transistor (122), tandis que le deuxième signal d'activation (EN_75) et le troisième signal d'activation (EN_50_F) sont prévus de sorte à passant le deuxième transistor (112) et le troisième transistor (121).
    [0015] Dispositif mémoire selon l'une des revendications 11 à 14, dans lequel le signal de résultat de test est produit au moyen d'un amplificateur de lecture (130) de tension intégré audit circuit de test, ledit amplificateur de lecture (130) de tension étant doté d'une première entrée connectée au premier nœud de lecture (NL10) et d'une deuxième entrée connectée audit deuxième nœud de lecture (NL20).
    [0016] Dispositif mémoire selon la revendication 15, dans lequel ledit signal de résultat (L_OUT) de test est enregistré en sortie d'une bascule consécutivement à la réception d'un signal de déclenchement (EN).
    [0017] Procédé de commande d'un dispositif mémoire selon l'une des revendications 1 à 16 comprenant, consécutivement à une détection d'un signal indicateur d'une tentative d'accès frauduleux à ladite matrice de cellules, l'application d'un signal de commande modifiant la résistance dudit étage formant une résistance ajustable.
    类似技术:
    公开号 | 公开日 | 专利标题
    EP3252774B1|2019-01-30|Circuit mémoire adapté à mettre en oeuvre des opérations de calcul
    US10600462B2|2020-03-24|Bitcell state retention
    EP2392010B1|2017-11-01|Controle de la tension de la ligne de bits dans unemémoiremagnétorésistive à accès direct et à couplede transfert de spin
    CA2310295C|2010-10-05|Circuit et methode de detection de concordance multiple
    US6208572B1|2001-03-27|Semiconductor memory device having resistive bitline contact testing
    US7251148B2|2007-07-31|Matchline sense circuit and method
    US20200117398A1|2020-04-16|Results processing circuits and methods associated with computational memory cells
    JP4036865B2|2008-01-23|連想メモリ（ｃａｍ）
    US10770133B1|2020-09-08|Read and write data processing circuits and methods associated with computational memory cells that provides write inhibits and read bit line pre-charge inhibits
    KR101093889B1|2011-12-13|스핀 전달 토크 자기저항 랜덤 액세스 메모리에서의 판독 및 기록을 위한 워드 라인 트랜지스터 강도 제어
    TWI446344B|2014-07-21|記憶體裝置及其操作方法
    DE102014019386A1|2015-07-30|Lesen von Daten aus einer Speicherzelle
    Xu et al.2009|Design of spin-torque transfer magnetoresistive RAM and CAM/TCAM with high sensing and search speed
    EP1434237B1|2005-07-27|Cellule de mémoire SRAM non volatile
    US7660152B2|2010-02-09|Method and apparatus for implementing self-referencing read operation for PCRAM devices
    US7382672B2|2008-06-03|Differential and hierarchical sensing for memory circuits
    JP4785004B2|2011-10-05|読み出し方法および検出デバイス
    US6795333B2|2004-09-21|Semiconductor memory device storing ternary data signal
    US20160276029A1|2016-09-22|Non-volatile memory using bi-directional resistive elements
    JP2004103174A|2004-04-02|半導体記憶装置
    US9087572B2|2015-07-21|Content addressable memory
    EP0317014B1|1992-02-19|Unité de mémoire vive à plusieurs modes de test et ordinateur muni de telles unités
    US7307872B2|2007-12-11|Nonvolatile semiconductor static random access memory device
    US9548117B2|2017-01-17|Non-volatile SRAM with multiple storage states
    US20120250440A1|2012-10-04|Differential read write back sense amplifier circuits and methods
    同族专利:
    公开号 | 公开日
    FR3091782A1|2020-07-17|
    US20200227098A1|2020-07-16|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2020-06-12| STAA| Information on the status of an ep patent application or granted ep patent|Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE |
    2020-06-12| PUAI| Public reference made under article 153(3) epc to a published international application that has entered the european phase|Free format text: ORIGINAL CODE: 0009012 |
    2020-07-15| AK| Designated contracting states|Kind code of ref document: A1 Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR |
    2020-07-15| 17P| Request for examination filed|Effective date: 20200109 |
    2020-07-15| AX| Request for extension of the european patent|Extension state: BA ME |
    2021-03-10| RIN1| Information on inventor provided before grant (corrected)|Inventor name: BOUMCHEDDA, REDA Inventor name: NOEL, JEAN-PHILIPPE Inventor name: BOURDE-CICE, EMILIEN Inventor name: GIRAUD, BASTIEN |
    2021-07-01| STAA| Information on the status of an ep patent application or granted ep patent|Free format text: STATUS: GRANT OF PATENT IS INTENDED |
    2021-07-01| GRAP| Despatch of communication of intention to grant a patent|Free format text: ORIGINAL CODE: EPIDOSNIGR1 |
    2021-07-28| INTG| Intention to grant announced|Effective date: 20210702 |
    2021-10-28| GRAS| Grant fee paid|Free format text: ORIGINAL CODE: EPIDOSNIGR3 |
    2021-10-29| STAA| Information on the status of an ep patent application or granted ep patent|Free format text: STATUS: THE PATENT HAS BEEN GRANTED |
    2021-10-29| GRAA| (expected) grant|Free format text: ORIGINAL CODE: 0009210 |
    2021-12-01| AK| Designated contracting states|Kind code of ref document: B1 Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR |
    2021-12-01| REG| Reference to a national code|Ref country code: GB Ref legal event code: FG4D Free format text: NOT ENGLISH |
    2021-12-15| REG| Reference to a national code|Ref country code: AT Ref legal event code: REF Ref document number: 1452572 Country of ref document: AT Kind code of ref document: T Effective date: 20211215 Ref country code: CH Ref legal event code: EP |
    2021-12-22| REG| Reference to a national code|Ref country code: IE Ref legal event code: FG4D Free format text: LANGUAGE OF EP DOCUMENT: FRENCH |
    2021-12-23| REG| Reference to a national code|Ref country code: DE Ref legal event code: R096 Ref document number: 602020001111 Country of ref document: DE |
    优先权:
    申请号 | 申请日 | 专利标题
    [返回顶部]